Accverinosシリーズの機能モジュールM-10と組み合わせて、セットあたり最大200万ゲートまでのASIC検証に対応。
USB2.0、DDR（最大1Gバイト）、PCIなどのI/Fを備え、複数台接続による大規模ゲートの対応をはじめ、
従来のプロトタイピングボードで手が届かなかった検証環境を提供します。
- 200pin SO-DIMM DDRメモリに対応
200/400MHz 512Mバイト対応 - DDRメモリ(基板上に実装) 200/400MHz 512Mバイト
(SO-DIMMと合わせて 最大1Gバイト) - FPGAはAltera社製EP2S130F1508を標準搭載
(EP2S180F1508対応) - Accverinos機能モジュールを利用可能
FPGA間転送速度は200MHzを保証 - 最大ゲート規模は約200万ASICゲート
(EP2S180搭載、およびM-10接続時） - 標準のPCIボード、およびカスタムボードを接続することで
容易に機能拡張が可能 - 高速SRAMを16Mbit搭載
- USB 2.0を標準搭載
- 複数台接続をサポート
- 780本のユーザI/O
（メモリへの接続を除き、CycloneⅡおよび、
コネクタに接続されている本数） - ASIC検証のために、ボード上でゲーテッドクロックを実現
- size:244mm×244mm（ボード単体）
- 使いやすいATX筐体
- サンプルIPコアをソースで添付
メモリコントローラ - サンプルソフトウェアをソースで添付
Windows用ドライバ、およびアプリケーション
- UWSCSIコネクタはユーザーで自由に使用可能
- CN1～CN4の位置にAccverinos機能モジュールを搭載可能
- SRAMは、Accverinos機能モジュールと共有メモリとして使用可能
- PCIコネクタには、市販のPCIボードを接続可能
- PCI-Expressコネクタは、ユーザーI/Oとして使用可能
- PLLは、Stratix Ⅱ、Cyclone Ⅱ、Accverinos機能モジュールにスキューの無いCLKを供給する。各CLK系統毎に、ゲーテッドクロックが可能
- DDRメモリコントローラ
- FPGA間高速転送回路
- PLL制御回路
C言語によるASICの設計と、実機検証をシームレスに接続するためにご提供するサービスです
- 例えば、アルゴリズム検証を行う際、シミュレーションだけでなく実機に近い環境で検証が出来たら、精度が高く且つ短期間での設計が可能となります。
- 現在アキュベリノスでは、メンターグラフィックス社の 「Catapult C Synthesis」のインターフェースライブラリとして、B-10に搭載された、DDRメモリ、USBなどのデバイスライブラリをご用意し「Catapult C Synthesis」で作成されたDUTと簡単に接続して頂く事が可能となっています。
- このサービスにより、FPGAやメモリデバイスなどの物理的な知識を出来るだけ不要にしながらも、実機に近い検証を行える事が可能となります。
B-10以外のサポートにつきましては、お気軽にお問い合わせ下さい。
